(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-190552 (P2002-190552A)

(43)公開日 平成14年7月5日(2002.7.5)


(51) Int.Cl.7	識別記号	FΙ	F I デーマコート*(参考)		
H01L 23/1	2 501	H01L 2	23/12	501T	4M109
				501C	5 F 0 4 4
				501P	5 F 0 6 1
				501V	5 F 0 6 7
21/5	6	2	21/56	T	
	審査請求	未請求 請求項	質の数 5 〇 1	. (全 8 頁)	最終頁に続く
(21) 出願番号	特願2000-386653(P2000-386653)	(71)出願人	000005821		
		,	松下電器産業	業株式会社	
(22)出顧日	平成12年12月20日(2000.12.20)	大阪府門真市大字門真1006番地			
		(72)発明者	森下 佳彦		
			大阪府高槻市	市幸町1番1号	松下電子工業
			株式会社内		
		(72)発明者	川上 滋豊		
			大阪府高槻市	市幸町1番1号	松下電子工業
			株式会社内		
		(74)代理人	100097445		
			弁理士 岩板	\$ 文雄 (外	2名)
					最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 リードフレームから複数の内部端子部を分離した後にそれぞれの内部端子部をウェハーに接着していたので、全ての内部端子部を高精度にウェハーの所定の位置に搭載することは困難であった。また、内部端子部を設けることのできるフレーム枠の位置が限定されていたために、外部端子部を2次元的に半導体装置の底面に配置して多ピン化に対応することは困難であった。

【解決手段】 ウェハー13の電極形成面に絶縁接着材6を塗布し、リードフレーム10をウェハー13に接着させた後、リードフレーム10のフレーム枠11をブレードにより切断して除去する。ウェハー13の電極1とリードフレーム10の内部端子部4とを金属細線7により接続した後、ウェハー13の電極形成面3、内部端子部4および金属細線7を封止樹脂9によって封止し、ウェハー13に形成された半導体素子2どうしの境界部をブレードによって切断し分割する。



BEST AVAILABLE COPY

2

【特許請求の範囲】

【請求項1】 金属板よりなるフレーム枠と、前記フレ ーム枠から前記フレーム枠の内側に向かって延びる内部 端子部と、前記内部端子部に形成された突起状の外部端 子部とよりなるリード部形成体を1単位として複数個連 続して有したリードフレームを用意する工程と、前記内 部端子部の面のうち前記外部端子部が形成された面の反 対側の面と複数の半導体素子がその面内に形成されたウ ェハーの電極形成面とを絶縁接着材により接着する工程 と、前記リードフレームのフレーム枠を切断して除去 し、前記外部端子部が形成された前記内部端子部を前記 ウェハーの電極形成面に残留させる工程と、前記ウェハ 一の電極と前記内部端子部とを電気的に接続する工程 と、前記ウェハーの電極形成面および前記内部端子部を 封止樹脂によって封止するとともに前記外部端子部を前 記封止樹脂から突出させる工程と、前記ウェハーの半導 体素子どうしの境界部をブレードにより切断して個々の 半導体装置に分割する工程とよりなることを特徴とする 半導体装置の製造方法。

【請求項2】 ウェハーの電極と内部端子部との電気的 20 接続は金属細線によって接続することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 ウェハーの電極と内部端子部との電気的接続は前記ウェハーの電極に形成したバンプに対して前記内部端子部を加熱しながら加圧することにより行うことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項4】 ウェハーの電極形成面および内部端子部を封止樹脂によって封止するとともに外部端子部を前記封止樹脂から突出させる工程は、前記外部端子部に係合する凹部を設けた封止金型を用いることにより行うことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項5】 封止樹脂から突出させる外部端子部の長さは $10\sim50[\mu m]$ であることを特徴とする請求項1または請求項4に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0 0 0 1]

【発明の属する技術分野】本発明は、半導体素子を搭載した樹脂封止型の半導体装置の製造方法に関するものであり、特に、半導体素子の電極形成面に接着されたリードフレームの外部端子部が、半導体装置の実装面から突出している半導体装置の製造方法に関するものである。 【0002】

【従来の技術】従来より、半導体装置は電子機器の高性能化と軽薄短小化の傾向から、高集積化、高機能化に向かって進展している。一方、樹脂封止型半導体パッケージは、高集積化、高機能化するにつれて、更に一層の多ピン化、薄型化、小型化が求められており、従来の樹脂封止型半導体パッケージにおいても半導体素子の周辺部分のリードの引き回しの必要性から、パッケージの小型 50

化が困難となってきた。そこで、半導体素子の面積よりも小さいリードフレームを用いて、リードフレームの外部端子部が半導体装置の側部からではなく、半導体装置の実装面から露出した半導体装置およびその製造方法が種々提案されている。

【0003】以下、従来の半導体装置について図面を用いて説明する。

[0004] 図8(a) は従来の半導体装置の底面図であり、図8(b) は図8(a)のD-D] 箇所の断面図である。

【0005】図8(a)および図8(b)に示すように、電極1が形成された半導体素子2の電極形成面3に内部端子部4を有するリード部5が絶縁接着材6によって接着されている。電極1と内部端子部4とは金属細線7によって電気的に接続され、外部端子部8のみが露出して上面が封止樹脂9によって封止されている。なお、リード部5の成型加工は打ち抜き金型を用いて、内部端子部4どうしの先端部を連結した連結部(図示せず)を打ち抜くことによって行っている。

【0006】また、他の従来の技術は、ウェハーから良品の半導体素子を選定し、マトリックス状に配置した後、直線状のフレームを有するリードフレームを、1列ごとにマトリックス状に配置された複数の半導体素子の向かい合う2辺に沿って接着して、半導体素子の電極とリードフレームのフレームから半導体素子の内側に延びた複数の内部端子部とを金属細線によって電気的に接続した後、半導体素子、リードフレームおよび金属細線を封止樹脂で封止し、ブレードを用いて直線状のフレームの部分を封止樹脂とともに切断して除去して半導体素子ごとに分離するものである。

[0007]

【発明が解決しようとする課題】しかしながら、従来の 半導体装置では、以下の課題が発生する。

【0008】従来の半導体装置に用いるリードフレームの成型加工は打ち抜き金型を用いて行っている。すなわち、半導体素子の電極とリードフレームの内部端子部とを電気的に接続するための金属細線を内部端子部どうしの間に通すために、内部端子部を半導体素子に接着する前に内部端子部どうしを連結しているフレームを打ち抜き金型を用いて除去し、フレームが除去されて分離した個片の内部端子部を半導体素子に対して位置合わせして接着している。このように、リードフレームから複数の内部端子部を分離した後に、その複数の内部端子部を半導体素子に対してそれぞれ位置合わせして接着するので、それぞれの内部端子部を半導体素子に対して毎回位置合わせする必要が生じ、全ての内部端子部を精度良く半導体素子の所定の位置に搭載して接着することが困難になる。

【0009】また、平行な2本のフレームそれぞれから 延びる内部端子部を設けたリードフレームを用いた場 合、内部端子部を配置させることができるのは、半導体 素子の向かい合う1組の2辺に沿った列のみである。し たがって、設けることができる内部端子部の数は、半導 体素子の各辺に沿って内部端子部を配置する場合に比較 して少なくなり、また、内部端子部の配置の自由度が限 られるので、半導体装置の多ピン化に対応するには限界 がある。

【0010】本発明は、前記した従来の課題を解決するものであり、半導体素子が形成されたウェハーにリードフレームを接着した後に、ブレードを用いてリードフレ 10 ームのフレームを切断して除去し、ウェハーに複数の内部端子部を残留させる半導体装置の製造方法を提供するものである。

[0011]

【課題を解決するための手段】前記従来の課題を解決す るために、本発明の半導体装置の製造方法は、金属板よ りなるフレーム枠と、前記フレーム枠から前記フレーム 枠の内側に向かって延びる内部端子部と、前記内部端子 部に形成された突起状の外部端子部とよりなるリード部 形成体を1単位として複数個連続して有したリードフレ ームを用意する工程と、前記内部端子部の面のうち前記 外部端子部が形成された面の反対側の面と複数の半導体 素子がその面内に形成されたウェハーの電極形成面とを 絶縁接着材により接着する工程と、前記リードフレーム のフレーム枠を切断して除去し、前記外部端子部が形成 された前記内部端子部を前記ウェハーの電極形成面に残 留させる工程と、前記ウェハーの電極と前記内部端子部 とを電気的に接続する工程と、前記ウェハーの電極形成 面および前記内部端子部を封止樹脂によって封止すると ともに前記外部端子部を前記封止樹脂から突出させる工 30 程と、前記ウェハーの半導体素子どうしの境界部をブレ ードにより切断して個々の半導体装置に分割する工程と よりなる。

【0012】このような半導体装置の製造方法によって、ウェハーに形成された複数の半導体素子に対してリードフレームのフレーム枠の任意の辺から内部端子部を延ばすことができるので、外部端子部を2次元的に半導体装置の底面に配置させ、半導体装置の多ピン化および小型化が可能になる。また、複数の内部端子部を同時に半導体ウェハーに接着することができるので、各内部端40子部の接着位置精度が向上する。

【0013】また、ウェハーの電極と内部端子部との電気的接続は金属細線によって接続する。

【0014】これにより、ウェハーの電極と内部端子部とを、電気抵抗値が小さく、簡易な手段で電気的に接続することができる。

【0015】また、ウェハーの電極と内部端子部との電気的接続は、前記ウェハーの電極に形成したバンプに対して前記内部端子部を加熱しながら加圧することにより行う。

【0016】この半導体装置の製造方法によって、ウェハーの電極に形成されたバンプと内部端子部とを電気的に接続することによって、ウェハーの電極と内部端子部との配線長が短くなって、半導体装置内の信号遅延を防止できるので、髙周波デバイス等に利用する場合に安定した電気特性を確保することが可能となる。

【0017】また、ウェハーの電極形成面および内部端子部を封止樹脂によって封止するとともに外部端子部を前記封止樹脂から突出させる工程は、前記外部端子部に係合する凹部を設けた封止金型を用いることにより行う。

【0018】これにより、外部端子部を樹脂面から突出させることが可能となって、外部端子部の突出長さを調整することができる。

【0019】また、封止樹脂から突出させる外部端子部の長さは $10\sim50[\mu m]$ である。

【0020】これにより、回路基板から半導体装置上面までの高さを低く抑えながら、半田ペーストを外部端子部の周囲に十分形成することができる。

[0021]

【発明の実施の形態】以下、本発明の半導体装置の製造 方法の一実施形態について図面を用いて説明する。な お、従来例で用いた構成要件と同一の構成要件には同一 の符号を付す。

【0022】まず、本実施形態の半導体装置の製造方法 に用いるリードフレームについて説明する。

【0023】図1 (a) は本実施形態のリードフレームの平面図であり、図1 (b) は図1 (a) のA-A 1箇所の断面図である。

【0024】図1に示すように、格子状の金属板からなるリードフレーム10は、フレーム枠11からフレーム枠11に囲まれた領域の内側に向かって内部端子部4が延び、内部端子部4の先端部に突起状の外部端子部12を有し、内部端子部4と外部端子部12とフレーム枠11とからなるリード部形成体を1単位として複数個が連続している。本実施形態では、フレーム枠11のうち、向かい合う2辺から内部端子部4が延びているが、フレーム枠11の任意の辺から内部端子部4が延びていればよく、例えばフレーム枠11の4辺から内部端子部4が延びることで、多ピンの半導体装置に対応して多数の内部端子部4を設けることが可能となる。

【0025】また、本実施形態では、リードフレーム10の材料はニッケル(Ni)の含有量が42[%]の鉄(Fe)との合金である42合金であり、リードフレーム10の厚さは内部端子部4が50[μ m]、外部端子部12は内部端子部4か5100[μ m]の段差を有しているので、外部端子部12が形成された部分のリードフレームの総厚みは150[μ m]である。フレーム枠11の厚みは50[μ m]の薄厚であるので、半導体装置の製造工程では、容易に打ち抜き金型によって打ち抜くことが

できるが、エッチングによってリードフレーム 100加工を行ってもよい。本実施形態では外部端子部 12は円柱状であるが、形状は特に限定されるものではなく、四角柱状、他の多角形柱状であってもよい。また、本実施形態ではリードフレーム 100材料として 42合金を用いたが、銅系の合金でもよい。

【0026】以上、本実施形態のリードフレームを用いることにより、リードフレームのフレーム枠の任意の辺から内部端子部を延ばすことができるので、フレーム枠の切断時に内部端子部の長さを調整することで半導体素子の電極に対応した位置に外部端子部を設け、外部端子部を2次元配置的に半導体装置の底面に突出させることで、半導体装置の多ピン化および小型化が可能になる。

【0027】また、本実施形態のリードフレームをウェハーに接着した状態でブレード等によりフレーム枠を切断して除去し、外部端子部が形成された内部端子部をウェハーの電極形成面に残留させることで、ウェハーに対して同時に複数の内部端子部を接着することが可能となる。

【0028】次に、本実施形態の半導体装置の製造方法 20 について説明する。

【0029】本実施形態の半導体装置は、前記のリードフレームを用いて製造するので、共通する内容については省略し、同一の構成要件には同一の符号を付す。

【0030】図2は本実施形態の半導体装置の製造方法の各工程を示した断面図である。

【0031】図2(a)に示すように、電極1が形成された半導体素子2が複数個形成されたウェハー13の電極形成面3上であって、内部端子部を接着する部分に厚みが $50\sim500[\mu\,m]$ の絶縁接着材6を印刷工法によって塗布する。本実施形態では、絶縁接着材6は、厚みが $100[\mu\,m]$ のポリイミド系の熱可塑性接着材を用いたが、シリコン変成ポリイミドや熱硬化型接着材、シート状の接着材等であってもよい。

【0032】次に図2(b)に示すように、リードフレーム10とウェハー13とを位置合わせして、リードフレーム10の内部端子部4を絶縁接着材6の上面に対して加熱しながら加圧した後冷却することで接着する。

【0033】次に図2(c)に示すように、内部端子部 4 どうしを接続しているフレーム枠 11をブレードを用 40 いて切断して除去し、複数の内部端子部 4をウェハー 1 3の電極形成面に残留させる。これにより、内部端子部 4の上方に存在していたフレーム枠 11 が除去されるので、金属細線 7 を内部端子部 4 どうしの間に通過させることが可能となる。なお、ブレードの切り込み方向に制御できる精度は $10[\mu m]$ 以下であるので、内部端子部と半導体素子との間の距離が、絶縁接着材 6 の最小の厚みに相当する 5 $0[\mu m]$ であっても、回転するブレードの先端が半導体素子の電極形成面を破損させることなく、リードフレームを安定して切断し、フレーム枠 11

の除去が可能となる。

【0034】次に、図3(a)に示すように、ウェハー13の電極1とリードフレーム10の内部端子部4とを金属細線7によって電気的に接続する。ここで、内部端子部4の下面とウェハー13との間に挟まれた絶縁接着材6によって、内部端子部4に対するワイヤーボンディング時の衝撃を吸収することができ、ウェハー13の表面が破損することを防止することが可能となる。

【0035】次に、図3(b) および図3(c) に示すように、ウェハー13の電極形成面3、金属細線7および内部端子部4をエポキシ系の封止樹脂9によって封止する。本実施形態では、リードフレーム10の外部端子部12と係合する凹部を設けた封止金型を用いて、封止の際、その凹部に封止樹脂9が流入しないようにリードフレーム10の外部端子部12を係合させ、封止面を外部端子部12の先端から内部端子部4側にずらすことによって、封止面から外部端子部4側にずらすことによって、封止面から外部端子部12を10~50[μ m] 突出させている。すなわち、この凹部の深さを10~50[μ m]とすることによって、凹部深さに相当した外部端子部12の突出長さを確保している。

【0036】なお、外部端子部 12の突出長さが 10 [μ m]よりも小さい場合は、半田ペーストが外部端子部の周囲に十分に形成されず、また、半導体装置を実装した後の回路基板から半導体装置上面までの高さを低く抑える必要から、外部端子部 12の突出長さを 50 [μ m]よりも大きくすることは適切ではない。

【0037】その後、半導体素子2どうしの境界部14 を封止樹脂9とともにブレードを用いて切断して個々の 半導体装置に分割する。本実施形態では、外部端子部1 2が突出した半導体装置の底面側からブレードを用いて 切断したが、半導体素子2の裏面側から切断してもよい。なお、切断する位置の認識は、半導体装置の底面側 から切断する場合は突出した外部端子部を認識し、半導 体素子の裏面側から切断する場合は、赤外線を用いて半 導体素子どうしの境界部を認識する。

【0038】次に、半導体装置の製造方法の別の実施形態について説明する。

【0039】なお、前記の半導体装置の実施形態と同一の内容については省略する。

【0040】まず図4(a)に示すように、電極1が形成された半導体素子2が複数個形成されたウェハー13の電極形成面3上であって、内部端子部を接着する部分に厚みが $50~500[\mu m]$ の絶縁接着材6を印刷工法によって塗布する。なお、絶縁接着材6は液状樹脂であってもシート状樹脂であってもよい。

【0041】次に図4(b)に示すように、ウェハー13の電極1にバンプ15を形成する。本実施形態では金属細線を用いたワイヤーボンディング法によってバンプ15を形成しているが、めっき法によってバンプ15を形成してもよい。また、内部端子部をウェハー13に確

実に接着させるために、バンプ15の高さは絶縁接着材6の高さよりも低いことが必要であるので、本実施形態では絶縁接着材6の高さに応じてバンプの高さを40~400[μm]に設定している。

【0042】次に図4(c)に示すように、リードフレーム10をウェハー13に位置合わせして接着する。

【0043】次に図5(a)に示すように、バンプ15が形成された位置の間に存在するフレーム枠11をプレードにより切断して除去し、複数の内部端子部4をウェハー13の電極形成面に残留させる。そして、バンプ15に対してヒータを内蔵した加熱圧着ツールを用いて内部端子部4を加熱しながら押圧することで、バンプ15と内部端子部4との電気的接続を確保する。

【0044】次に図5(b)に示すように、ウェハー13の電極形成面3、バンプ15 および内部端子部4を封止樹脂9によって封止するとともに、外部端子部12を封止金型に設けた凹部に係合させることにより外部端子部12を樹脂面から突出させる。この凹部の深さを10~50[μ m]に設定することにより、凹部の深さに相当する外部端子部12の長さを樹脂面から突出させることができる。

【0045】その後、半導体素子2どうしの境界部14 を封止樹脂9とともにブレードを用いて切断して個々の 半導体装置に分割する。

【0046】このように、バンプによって内部端子部と 半導体素子の電極とを電気的に接続することにより、半 導体素子の電極とリード部の内部端子部との配線長が短 くなり、高周波デバイス等に応用した場合に信号伝送の 遅延を防止することが可能となる。

【0047】以上、本実施形態の半導体装置の製造方法によって、リードフレームのフレーム枠の任意の辺から延びた複数の内部端子部をウェハーに対して同時に接着することができ、その後の封止工程までウェハー状態で組立プロセスを経て、最後にブレードによって個々の半導体装置ごとに分割することで、生産性向上を実現することが可能となる。

【0048】また、リードフレームのフレーム枠の任意の辺から内部端子部を延ばすことができ、また、フレーム枠切断時に内部端子部の長さを調整することで、半導体素子の電極に対応した位置に外部端子部を設けることができるので、その底面に外部端子部を2次元的に配置した小型で多ピンの半導体装置の実現が可能である。

【0049】さらに、内部端子部と半導体素子の電極と をバンプによって電気的に接続することで、配線長が短 くなって髙周波デバイスに応用し場合に信号伝送の遅延 を防止することが可能である。

【0050】次に、本実施形態の半導体装置について説明する。

【0051】本実施形態の半導体装置は、前記の半導体 装置の製造方法によって、前記のリードフレームを用い 50 て製造するので、共通する内容については省略し同一の 構成要件には同一の符号を付す。

【0052】図6(a)は本実施形態の半導体装置の底面図であり、図6(b)は図6(a)のB-B1箇所の断面図である。

【0053】図6(a) および図6(b) 示すように、電極1が形成された半導体素子2の電極形成面3にリード部5が絶縁接着材6により接着されている。絶縁接着材6は、本実施形態では、厚みが100[μ m]のポリイミド系の熱可塑性接着材を用いたが、シリコン変成ポリイミドや熱硬化性接着材、シート状の接着材等であってもよい。

【0054】このリード部5は、内部端子部4の先端部に突起状の外部端子部12が形成されたL字状となっており、それらの複数個が半導体素子2に接着されている。すなわち、内部端子部4と外部端子部12とはL字状となって一体化し、半導体素子2の電極形成面3に接着されている。半導体素子2の電極1と内部端子部4とは金属細線7により電気的に接続されており、半導体素子2の電極形成面3、内部端子部4および金属細線7は封止樹脂9によって封止されている。本実施形態では、半導体素子2の電極1と内部端子部4とは金属細線7により電気的に接続されているが、内部端子部4を電極1の上方にまで設けてバンプによって電気的に接続してもよく、この場合、半導体素子2の電極1と内部端子部4との配線長が短くなり、高周波デバイス等において信号遅延を防止できる。

【0055】なお、内部端子部とウェハーの電極とを電 気的に接続した金属細線の最高点の内部端子部からの高 さは40[µm]であり、金属細線の最高点から半導体装 置の底面の樹脂面までの厚みは10~50[μm]であ る。一方、外部端子部12は内部端子部4から100 [µm]の段差を有しているので、外部端子部12が封止 樹脂9から突出する長さは、本実施形態では、10~5 0 [μm]である。この外部端子部12と回路基板の電極 部との電気的な接続は、半田ペーストをあらかじめ回路 基板の電極部に供給しておき、半導体装置実装時に加熱 して溶融させ、その後固化させる。外部端子部12の突 出長さが10[µm]よりも小さい場合は、半田ペースト が外部端子部の周囲に十分に形成されず、また、半導体 装置を実装した後の回路基板から半導体装置上面までの 高さを低く抑える必要から、外部端子部12の突出長さ を50[µm]よりも大きくすることは適切ではない。

【0056】次に、半導体装置の別の実施形態について 説明する。

【0057】図7(a)は本実施形態の半導体装置の底面図であり、図7(b)は図7(a)のC-C]箇所の断面図である。

【0058】図7(a)および図7(b)に示すように、半導体素子2の電極形成面3上における内部端子部

10

4は、電極1の位置の外側に設けてもよい。これにより、外部端子部12を半導体装置の底面の周囲に設けることができる。

【0059】なお、内部端子部4と外部端子部12によって形成されるリード部の形状、絶縁接着材6の材料および金属細線7の材料、形成方法等は、図6(a)および図6(b)に示した場合と同様である。

【0060】以上、本実施形態の半導体装置は、リードフレームの内部端子部がフレーム枠の任意の辺から延び、また、フレーム枠切断時に内部端子部の長さを調整することで、半導体素子の電極に対応した位置に外部電極部を設け、その底面に外部端子部が2次元的に配置された小型で多ピンの半導体装置を実現することが可能となる。

【0061】また、本実施形態の半導体装置は側部に外部端子部が設けられることなく、半導体装置の実装面の封止樹脂から外部に突出しているために、半導体素子と同等サイズの半導体装置を実現して回路基板における実装面積を低減することが可能となり、回路基板に直接実装できるものであるから、接続信頼性の向上を確保することが可能となる。

【0062】さらに、封止樹脂から外部端子部が突出しているために、従来のような突出していない外部端子部に半田等の接続部材を連結した場合に発生する外部端子部と接続部材との界面で生ずる破断等の不具合を防止することができる。

[0063]

【発明の効果】本発明の半導体装置の製造方法は、リードフレームのフレーム枠の任意の辺から延びた複数の内部端子部をウェハーに対して同時に接着し、フレーム枠をブレードを用いて切断して除去することによって、生産性向上を達成できるとともに内部端子部の接着位置精

度が向上し、その底面に2次元的に外部端子部が突出した小型で多ピンの半導体装置を実現できる。

【図面の簡単な説明】

【図1】本発明の一実施形態のリードフレームを示す図 【図2】本発明の一実施形態の半導体装置の製造方法の 各工程の断面図

【図3】本発明の一実施形態の半導体装置の製造方法の 各工程の断面図

【図4】本発明の一実施形態の半導体装置の製造方法の 各工程の断面図

【図5】本発明の一実施形態の半導体装置の製造方法の 各工程の断面図

【図6】本発明の一実施形態の半導体装置を示す図


【図7】本発明の一実施形態の半導体装置を示す図 【図8】従来の半導体装置を示す図


【符号の説明】

1 電板


- 2 半導体素子
- 3 電極形成面
- 4 内部端子部
 - 5 リード部
 - 6 絶縁接着材
 - 7 金属細線
 - 8 外部端子部
 - 9 封止樹脂
 - 10 リードフレーム
 - 11 フレーム枠
 - 12 外部端子部
 - 13 ウェハー
 - 1 4 境界部
 - 15 バンプ


[図1]





[図2]





フロントページの続き

(51) Int.Cl. ⁷		識別記号	FI		テーマコード(参考)
HOIL	21/60	3 0 1	H01L	21/60	301B
	23/28			23/28	Α
	23/50			23/50	K

Fターム(参考) 4M109 AA01 BA01 CA21 CA22 DA10

DB17 FAO4

5F044 AA01 GG03 GG08

5F061 AA01 BA01 CA21 CA22 CB13

DD12

5F067 AA01 AA10 AB04 BA03 BB08

BC12 BE10 CC03 CC08

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.